Carbon nanotubes and semiconductor nanowires have been thoroughly studied for the future replacement of silicon-based complementary metal oxide semiconductor (CMOS) devices and circuits. However, the organisation of these nanomaterials in dense transistor arrays, where each device is capable of delivering drive currents comparable with those of their silicon counterparts is still a big challenge. Here, we present a novel approach to the organisation of carbon nanotubes and semiconductor nanowires, based on the use of porous lateral alumina templates obtained by the controlled anodic oxidation of aluminium thin films. We discuss the growth of nanomaterials inside the pores of such templates and show the feasibility of our approach. Our first results point to further work on controlling the synthesis of catalyst nanoparticles at the bottom of the pores, these particles being necessary to nucleate and sustain the growth of carbon nanotubes or semiconductor nanowires. To cite this article: D. Pribat et al., C. R. Physique 10 (2009).

Depuis quelques années, les nanotubes de carbone et les nanofils semiconducteurs sont étudiés pour le remplacement des composants CMOS à base de silicium. Des caractéristiques de transistors à effet de champ impressionnantes ont été obtenues en utilisant ces nanomatériaux. Le problème toutefois est d’organiser les nanotubes et les nanofils en réseaux de transistors avec des densités comparables à celles de leurs homologues en silicium. Nous présentons ici une approche nouvelle, dans laquelle les nanotubes et les nanofils sont organisés par croissance dans des membranes latérales nanoporeuses obtenues par oxydation anodique de films minces d’aluminium. Nous discutons la croissance des nanotubes et des nanofils dans les pores et démontrons la faisabilité de l’approche proposée. Nos premiers résultats indiquent que le contrôle du dépôt, au fond des pores, des nanoparticules catalytiques nécessaires à la nucléation et à la croissance des nanotubes et des nanofils est essentiel pour permettre l’obtention de réseaux denses et organisés, compatibles avec les standards de la microélectronique. Pour citer cet article : D. Pribat et al., C. R. Physique 10 (2009).